逻辑/通用晶圆厂技术演进路线（2026）：从 FinFET 收官到 GAA、背面供电与 CFET 的三线接棒

一、为什么 2026 是分水岭：三条技术线同时接棒

2026 年是逻辑/通用晶圆厂近十年来罕见的三线并进之年：器件结构从 FinFET 全面切换到 GAA 纳米片，供电网络从正面布线走向背面供电，光刻从成熟 EUV 向 High-NA EUV 过渡。TechInsights 2026 年 7 月版《Logic Technology Roadmap》指出，工艺微缩已经不再单纯依靠晶体管缩小，DTCO（设计-工艺协同优化）与供电架构创新成为与光刻同等重要的密度来源。AI 算力需求则是这一切的引擎：英伟达、AMD、博通、华为、高通等厂商的加速器高度集中在 N5 至 N2 级工艺上，先进产能成为整条 AI 产业链最稀缺的资源。

三条线的接棒并非巧合，而是物理约束的必然：FinFET 在 3nm 级节点上沟道漏电上升、栅极控制力衰减；正面供电网络在金属层里与信号线抢空间；0.33 NA 的 EUV 在最紧的pitch上必须依赖多重曝光。每一条线都到了不改不行的临界点。

  • 器件结构线：FinFET → GAA 纳米片（nanosheet）→ CFET，对应 2nm 到 2030 年代初的密度演进。
  • 供电网络线：正面供电 → 背面供电（BSPDN），对应电压压降与布线拥堵的解法，从选配走向默认。
  • 光刻与互连线：DUV 多重曝光 → Low-NA EUV → High-NA EUV → Hyper-NA，配合半镶嵌（semi-damascene）互连支撑 20nm 以下pitch。

二、器件结构线：FinFET → GAA 纳米片 → CFET

FinFET 服务了行业十年，把工艺从约 22nm 一路带到 3nm 级。它的原理是把沟道竖立成”鳍”，让栅极包住三个面；但在 2026 年领先工艺所在的尺寸上，鳍状结构已无法有效压制漏电，密度增益也趋于枯竭。GAA 纳米片把沟道改为数层水平堆叠的薄片，栅极四面包裹，静电控制能力显著增强，同时带来一个 FinFET 时代没有的设计旋钮：纳米片宽度连续可调，驱动电流不再只能按”整根鳍”量化增减，同一工艺可同时产出高性能与低功耗单元。

代际 通道形态 栅极控制 驱动电流调节 代表量产节点 主要难点
FinFET 竖直鳍状 三面环绕 按鳍数离散增减 22nm ~ 3nm 级 短沟道漏电、密度枯竭
GAA 纳米片 水平薄片多层堆叠 四面包裹 片宽连续可调 三星 3nm / TSMC N2 / Intel 18A 通道释放、内 Spacer、环绕填充
CFET N 型与 P 型纵向堆叠 四面包裹 + 垂直集成 单元高度大幅压缩 imec 规划约 2033 年（A7） 键合、隔离、接触、缺陷率

三家的落地节奏各有特点。台积电 N2 于 2025 年四季度启动量产、2026 年放量，初期良率约 70%，为台积电历史上最快爬坡的先进节点；同等功耗下性能提升 10%~15%，同等速度下功耗降低 25%~30%，逻辑密度约 313 MTr/mm²，晶圆定价约 3 万美元/片。英特尔 18A 采用自研 RibbonFET 纳米片器件，每瓦性能较 Intel 3 提升约 15%。三星最早在 2022 年 3nm 上押注 GAA（MBCFET），为行业交了第一笔学费；其 2nm 级 SF2 良率从 2025 年下半年的约 20% 爬升到 2026 年 3 月的 60% 以上，正在快速缩小与台积电的差距。

CFET：2030 年代的密度引擎

imec 2026 版路线图给出了清晰的接力表：纳米片架构将从 2nm 一路沿用至约 2030 年的 A10 节点；此后 CPP（接触栅距）横向微缩停滞在约 42nm，密度提升只能靠压缩标准单元高度。CFET（互补场效应晶体管）把 N 型与 P 型器件纵向堆叠，约 2033 年的 A7 节点计划将单元高度从约 115nm 压到约 80nm；到 2035—2038 年的 A5/A3 世代，进一步演进为多层堆叠加键合的 CFET 结构。

这里有一条值得记住的密度算术：从 A14（2028）到 A5（2035—2036），CPP 仅从 45nm 缩到 42nm（约 -7%），而单元高度从 115nm 压到 64nm（约 -44%），两者合计贡献约 93% 的密度增益——几乎全部来自架构与单元高度，而非光刻pitch。这意味着评估未来工艺时，看”标准单元面积 = 单元高度 × CPP”比看节点命名可靠得多。

三、供电网络线：背面供电从选配走向默认

芯片诞生以来，信号线与供电线一直挤在晶体管正面的同一叠金属层里。随着器件缩小，粗壮的供电轨与纤细的信号线争抢空间，供电网络的电阻还造成电压在到达晶体管之前就已跌落。背面供电（BSPDN）把供电网络整体移到晶圆背面，正面完全让给信号布线，是少有的同时改善功耗、性能与密度三项指标的变革。

  • 英特尔 PowerVia 在 18A 上首发量产：动态电压压降降低约 10 倍，同设计下工作频率提升约 6%，布线面积减少约 11%（VLSI 2026 报告数据）。
  • GAA 搭配背面供电的组合收益：同等电压下频率提升约 25%，或功耗降低约 36%。
  • 台积电 A16 引入 Super Power Rail（SPR），供电直接连到晶体管源漏而非经过中间接触：同等电压下速度提升 8%~10%，功耗降低 15%~20%，专供高功耗 AI/HPC 芯片。
  • 代价同样明确：据野村报告，背面供电需要键合两片晶圆，晶圆消耗接近翻倍，CMP 步骤增加 20%~30%。

更值得关注的是导入策略的分野：台积电把换晶体管与换供电解耦——N2 先只上 GAA 稳良率，SPR 推迟到 A16，用一代节点的间隔隔离两项高风险变更；英特尔在 18A 上捆绑 RibbonFET 与 PowerVia，用自家 CPU 当试产线，抢到背面供电首发权，代价是工艺集成复杂度陡增、良率爬坡承压；三星采取跟随求稳，背面供电推迟到 SF2Z 及之后的节点。这是教科书级的风险管理差异：同样的技术组合，导入时序本身就是竞争力。

四、光刻线：DUV 多重曝光 → EUV → High-NA → Hyper-NA

2026 年 7 月，英特尔与 ASML 宣布首批采用 High-NA EUV（NA 0.55，分辨率从 13nm 提升到 8nm）光刻的逻辑芯片进入量产，用于 18A 的部分关键层，成为目前唯一在生产规模上运行 High-NA 的逻辑代工厂。三星已在 NRD-K 装机，计划在 2029 年量产的 SF1.4 上于部分层使用 High-NA，并预计到 2027 年底接收约 7 台设备。台积电则明确至少到 2029 年（A13/A12 节点）继续使用成熟 Low-NA EUV 加多重曝光，理由是 High-NA 单台价格超过 3.5 亿欧元、约为现有 EUV 的两倍，替换百余台装机需要数百亿美元量级投入，性价比拐点未到。

厂商 High-NA 立场 计划时点 核心考量
英特尔 最激进，14A 全线导入 18A 部分层已用，14A 于 2027—2028 放量 以光刻换回代工竞争力，自有产品护航
台积电 务实观望，多重曝光桥接 2029 年前不在量产使用 单台 3.5 亿欧元+，整合能力自信，成本优先
三星 中间路线 SF1.4 部分层，2029 量产 2nm 良率学费在先，光刻跟进但不冒进

另一条值得注意的支线来自中芯国际与华虹（HLMC）：在拿不到最新光刻设备的约束下，SMIC 用 DUV 多重曝光把 FinFET 推进到 7nm 以下级别，华虹也在快速跟进成为第二家中国大陆 FinFET 供应商。TechInsights 评价其为”绕过光刻限制快速攀登先进 CMOS 阶梯”的典型案例——说明在设备受限条件下，工艺整合与 DTCO 仍能兑换可观的密度收益。

五、三巨头 2026 年路线快照

厂商 量产节点 器件 背面供电 良率/产能 后续节点
台积电 N2（2025Q4 量产，2026 放量） 第一代纳米片 GAA + NanoFlex A16 引入 SPR（2026 下半年 process-ready） 初期约 70%，月产目标 10 万片，2026 全年产能被苹果/英伟达订满 N2P（2026H2）→ A14（2028）→ A13/A12（2029）
英特尔 18A（2025 量产，2026 扩产） RibbonFET GAA PowerVia 首发，量产级 约 55%；Panther Lake、Xeon 6+ 打头阵 18A-P（2026 风险试产）→ 14A（2027—2028，全线 High-NA）
三星 SF2（2026 量产） MBCFET GAA SF2Z（2027）导入 2026.3 突破 60%，密度约 231 MTr/mm² SF2P/SF2Z → SF1.4（2029，部分层 High-NA）

一个实用的鉴别方法是”四问”：问器件类型（纳米片/ RibbonFET / MBCFET）、问供电在正面还是背面、问 CPP 具体数值、问已有哪个产品真正在该节点出片。节点名（2nm、18A、A16）越来越像营销刻度，回答不了以上任何一问。

六、设备与材料配套：资本强度的新常态

工艺三线换代直接抬升了资本强度。SEMI 统计 2026 年一季度全球半导体设备销售额 365.5 亿美元、同比增长 14%；其 300mm 晶圆厂设备支出预测显示 2026 年达 1330 亿美元（+18%）、2027 年 1510 亿美元（+14%），覆盖 404 座设施。多份分析指出这不是传统的 3~4 年周期波动，而是”范式切换”：AI 数据中心基础设施支出取代消费电子成为主驱动，设备支出中枢系统性抬升后不会回落到疫前基线。

  • 台积电 2026 年资本支出上修至最高约 640 亿美元，其中约 20%（约 120 亿美元）投向先进封装，CoWoS 产能年内拟提升约 80%，月产能从约 9 万片向 12 万片爬坡，英伟达一家锁定约六成。
  • 设备结构随工艺而变：背面供电带来键合设备量增与 CMP 步骤 +20%~30%；半镶嵌互连在 20nm 以下pitch推广，刻蚀与薄膜沉积（含钌、钼等新互连材料）单机价值量上升；High-NA 光刻单价翻倍。
  • 中国大陆保持全球最大设备市场，2026 年设备支出约 500 亿美元；12 英寸晶圆厂新建/扩建超 20 座，刻蚀、薄膜、CMP 等环节国产替代率快速提升。
  • 良率与数据能力成为新护城河：三星把温度传感器从 FEOL 移到 BEOL（ISSCC 2026）即是例证——背面供电与 3D 集成时代，热与应力的在线感知直接决定爬坡速度。

七、方法论提炼：怎么读一条制程路线图

  1. 看单元面积，不看节点名：密度 = 1/(CPP × 单元高度)。A10 之后 CPP 停滞在 42nm，一切密度增益来自高度压缩与架构（CFET、DTCO），节点命名与物理尺寸早已脱钩。
  2. 看导入时序，不看单项首发：台积电”先 GAA 后供电”的分步解耦、英特尔的捆绑突进、三星的跟随收敛，是同一技术栈的三种风险定价。评估一家晶圆厂的未来，先问它如何给技术变更排序。
  3. 看产品，不看工艺宣称：已有量产产品（Panther Lake之于 18A、iPhone 18 的 A20 之于 N2）比任何 roadmap 承诺都可信；无产品支撑的节点宣称按”期货”打折。
  4. 看配套系统，不看单点设备：DTCO/XTCO 的权重持续上升——COAG、单扩散隔断、NanoFlex 等设计侧手段与供电、散热、封装一起决定实际收益；imec 提出”异构大规模集成（HLSI）”，未来系统将逻辑、存储、供电、光 I/O 与 2.5D/3D 封装整体优化。
  5. 看经济学，不看纯物理：High-NA 单台 3.5 亿欧元+、N2 晶圆 3 万美元/片、CoWoS 占先进封装预算大头——任何路线分叉最终都是成本-良率-时间的三重权衡。华为 2026 年提出的 Tau Scaling（以压缩各级信号时延 τ=RC 替代几何微缩）正是”用架构换时间”的另类注脚。

八、2026—2038 演进路线展望

  • 2026：N2 放量（良率 70%→80% 目标）、A16 SPR process-ready、18A 扩产、SF2 良率追赶、Intel 首批 High-NA 量产芯片。
  • 2027—2028：N2P/N2X 与 A16 在 HPC 产品上量、SF2Z 背面供电登场、18A-P 放量、14A 试产、A14（第二代纳米片 + NanoFlex Pro，CPP 45nm）2028 年量产。
  • 2029：A13（A14 光学微缩版，面积 -6%）、A12（AI/HPC + SPR）、三星 SF1.4 部分层 High-NA；台积电 High-NA 观望线到期。
  • 2030—2031：A10 节点，CPP 停滞于 42nm，叉片（forksheet）结构与 DTCO 承担微缩。
  • 约 2033：A7 节点，CFET 计划登场（单元高度约 80nm），行业进入垂直集成主导期。
  • 2035—2038：A5/A3 世代，多层堆叠键合 CFET + Hyper-NA EUV，目标 CPP 39nm、单元高度 50nm；2D 沟道材料约 2041 年前后接棒。

结论：逻辑/通用晶圆厂的演进已经从”晶体管微缩单引擎”切换为”器件架构 + 供电网络 + 光刻互连 + 设计协同”多引擎并进。对产业链观察者而言，2026 年的正确姿势是盯住三条线的交叉点——良率爬坡曲线、背面供电渗透节奏、High-NA 经济性拐点——它们共同决定下一个十年谁掌先进产能。

参考来源

  1. TechInsights — Logic Technology Roadmap July 2026 Update
  2. imec 2026 版制程蓝图（网易科技报道）
  3. imec 路线图详解（今日头条）
  4. imec 制程蓝图：摩尔定律转向，2038 年挑战 0.3 纳米（网易）
  5. Absolute Digital Publishers — Advanced Semiconductor Fabrication in 2035（CFET 2033 情景分析）
  6. 311 Institute — Imec reveals first sub 1nm transistor roadmap
  7. Tech Times — Intel Leads Foundry Race With First High-NA EUV Logic Chip in Mass Production
  8. pdpspectra — Gate-All-Around and the Angstrom Era of Silicon
  9. Inside Deep Tech — GAAFET and Nanosheet Transistors: A Full Guide (2026)
  10. locsic — From CoWoS to Tau Scaling: 3D Stacked Chips, Technology Evolution, and the Route Fork
  11. 先进制程背面供电三大巨头路线（腾讯 ima 智库）
  12. 蕃新闻 — 三雄争霸：台积电、三星与英特尔竞争态势
  13. 湖北日报 — 2nm 芯片落地，晶圆代工厂商加速角逐新战场
  14. ai|expert — TSMC 2nm mass production hits 70% yield
  15. BigGo 财经 — 台积电 2 奈米晶片正式量产
  16. AInvest — The AI Capex Bill Is Not Coming Due – It Is Migrating
  17. TechNews — 资本支出调升对设备链有何影响
  18. 中国电子专用设备工业协会 — 2026 半导体设备大年四重驱动
  19. SEMI（Finexus 转载）— Q1 2026 全球设备销售额 365.5 亿美元 +14%
  20. Moltbook — A $133 billion equipment spend represents a regime shift, not a cycle
标签：